(43)公開日 平成10年(1998)12月4日

(51) Int.Cl.⁶

H01L 29/78

識別記号

FΙ

H01L 29/78

301S

301J

審査請求 未請求 請求項の数11 OL (全 12 頁)

(21)出願番号

特願平9-125904

(22)出顧日

平成9年(1997)5月15日

(71)出願人 000221199

東芝マイクロエレクトロニクス株式会社

神奈川県川崎市川崎区駅前本町25番地1

(71)出顧人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 茂 原 宏

大分県大分市大字松岡3500番地 株式会社

東芝大分工場内

(72)発明者 衣 笠 昌 典

神奈川県川崎市幸区堀川町580番1号 株

式会社東芝半導体システム技術センター内

(74)代理人 弁理士 佐藤 一雄 (外3名)


最終頁に続く

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 サージ電圧が印加されても素子特性が劣化するのを可及的に防止するとともに素子サイズを可及的に 小さくすることを可能にする。

【解決手段】 第1導電型の半導体基板1と、この半導 体基板上に形成されたゲート電極4と、半導体基板にお けるゲート電極の両側の領域のうちの一方の領域に、ゲ ート電極と近接して形成された第2導電型の第1のドレ イン領域12b1と、半導体基板におけるゲート電極の 両側の領域のうちの他方の領域に、ゲート電極と近接し て形成された第2導電型のソース領域12aと、一方の 領域に第1のドレイン領域とは分離されかつこの第1の ドレイン領域よりもソース領域から離れて形成された第 2導電型の第2のドレイン領域12b2と、第1および 第2のドレイン領域を接続し、第1および第2のドレイ ン領域よりも抵抗の高い第1の接続部8 b2 と、第2の ドレイン領域に電気的に接続するように形成されたドレ イン電極18bと、ソース領域と電気的に接続するよう に形成されたソース電極18aと、を備えていることを 特徴とする。



【特許請求の範囲】

【請求項1】第1導電型の半導体基板と、

この半導体基板上に形成されたゲート電極と、

前記半導体基板における前記ゲート電極の両側の領域の うちの一方の領域に、前記ゲート電極と近接して形成さ れた第2導電型の第1のドレイン領域と、

前記半導体基板における前記ゲート電極の両側の領域の うちの他方の領域に、前記ゲート電極と近接して形成さ れた第2導電型のソース領域と、

前記一方の領域に、前記第1のドレイン領域とは隔離さ 10 れかつこの第1のドレイン領域よりも前記ソース領域か ら離れて形成された第2導電型の第2のドレイン領域

前記第1および第2のドレイン領域を接続し、前記第1 および第2のドレイン領域よりも抵抗の高い第1の接続 部と、

前記第2のドレイン領域に電気的に接続するように形成 されたドレイン電極と、

前記ソース領域と電気的に接続するように形成されたソ ース電板と

を備えていることを特徴とする半導体装置。

【請求項2】前記ゲート電極直下のチャネルとなる前記 半導体基板の領域と前記第1のドレイン領域との間に、 前記第1および第2ドレイン領域よりも不純物濃度の低 い第2導電型の拡散層領域が形成されていることを特徴 とする請求項1記載の半導体装置。

【請求項3】前記第1の接続部は前記第1および第2の ドレイン領域と同じ導電型でかつ不純物濃度が略同じ拡 散層領域からなり、前記第1および第2のドレイン領域 よりも幅が狭いことを特徴とする請求項1または2記載 30 の半導体装置。

【請求項4】前記第1の接続部は、前記第1および第2 のドレイン領域よりも不純物濃度の低い第2導電型の拡 散層領域からなることを特徴とする請求項1または2記 載の半導体装置。

【請求項5】前記第1および第2のドレイン領域は、前 記半導体基板に設けられた、前記第1および第2のドレ イン領域よりも濃度の低い第2の導電型の拡散層領域に よって囲まれていることを特徴とする請求項1乃至4の いずれかに記載の半導体装置。

【請求項6】前記ソース領域と、前記ゲート電極直下の チャネルとなる前記半導体基板の領域との間に、前記ソ ース領域よりも不純物濃度の低い第2導電型の拡散層領 域が形成されていることを特徴とする請求項1乃至5の いずれかに記載の半導体装置。

【請求項7】前記ソース領域は、前記ゲート電極と近接 して形成された第1のソース領域と、この第1のソース 領域とは隔離されかつこの第1のソース領域よりも前記 第1および第2のドレイン領域から離れて形成された第 2のソース領域とを有し、前記第1および第2のソース 50 線A-Aで切断したときの断面図を図13(b)に示

領域は、これら第1および第2のソース領域よりも抵抗 の高い第2の接続部によって接続され、前記第2のソー ス領域に前記ソース電極は接続されていることを特徴と する請求項1乃至6のいずれかに記載の半導体装置。

【請求項8】前記第2の接続部は、前記第1および第2 ソース領域と同じ導電型でかつ不純物濃度が略同じ拡散 層領域からなり、前記第1および第2のソース領域より も幅が狭いことを特徴とする請求項7記載の半導体装 置。

【請求項9】前記第2の接続部は、前記第1および第2 のソース領域よりも不純物濃度の低い第2導電型の拡散 層領域からなることを特徴とする請求項7記載の半導体 装置。

【請求項10】前記ソース領域は、前記半導体基板に設 けられた、前記ソース領域よりも濃度の低い第2導電型 の拡散層領域によって囲まれていることを特徴とする請 求項1乃至9のいずれかに記載の半導体装置。

【請求項11】前記第1の接続部は、前記ゲート電極と 前記ドレイン電極の間で前記ドレイン電極と近接して形 成されていることを特徴とする請求項1乃至10のいず れかに記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置に関す

[0002]

【従来の技術】nMOSトランジスタを有する従来の半 導体装置の平面図を図12(a)に示し、切断線A-A で切断したときの断面図を図12(b)に示す。このn MOSトランジスタはLDD構造のトランジスタであっ てp型基板1の素子領域に形成されている。この素子領 域はp型基板1に例えばLOCOS法で形成された素子 分離絶縁膜2によって他の素子とは絶縁分離されてい る。上記素子領域上にゲート絶縁膜3を介してゲート電 極4が形成されている。

【0003】そしてこのゲート電極4の両側にソース領 域、ドレイン領域となる高濃度のn+拡散層領域12 a, 12bが形成されている。またこれらのn+ 拡散層 領域12a, 12bと、ゲート電極直下のチャネルとな る領域との間には低濃度のn-拡散層領域8a,8bが 形成されている。これらの低濃度および高濃度の拡散層 領域ならびにゲート電極4は層間絶縁膜17によって覆 われている。そしてこの層間絶縁膜17には、ソース領 域12aおよびドレイン領域12bとのコンタクト15 a, 15bを取るためのコンタクト孔が設けられてお り、このコンタクト孔を埋め込むようにソース電極18 aおよびドレイン電極18bが形成されている。

【0004】また、nMOSトランジスタを有する従来 の他の半導体装置の平面図を図13(a)に示し、切断 す。この図13に示すnMOSトランジスタは、図12 に示すnMOSトランジスタにおいて、低濃度のn 拡 散層領域8a,8bで高濃度のn+拡散層領域12a, 12bを包むように形成したものである。

[0005]

【発明が解決しようとする課題】このような従来のnM OSトランジスタのソース電極18aとp型基板1が接 地電源に接続された状態で、ドレイン電極18bにサー ジ電圧が印加されると、パンチスルー等の現象によって MOSトランジスタのチャネル部分に電流が流れるとと 10 もに、ドレイン領域12b、p型基板1およびソース領 域12 aから構成される n p n型寄生バイポーラトラン ジスタがONすることによってこの寄生バイポーラトラ ンジスタに電流が流れ、接地電源に流れ込む。

【0006】 寄生バイポーラトランジスタが〇Nするこ とによって流れる電流はアバランシェ降伏現像を引き起 こし、非常に大きな電流が一気に流れることになる。こ のためドレイン側の拡散層領域8bまたは12bと、p 型基板 1 との間の p n 接合部が熱破壊を起こす場合があ り好ましくない。

【0007】この対策として例えば図14に示すよう に、サージ電圧の印加点25と、ドレイン電極18bと の間に電流制限用の抵抗20を挿入する方法が用いられ る。このとき、上記抵抗20としては例えば、ポリシリ コンからなる抵抗や、拡散層からなる抵抗が用いられ る。ポリシリコンからなる抵抗を用いた場合は、サージ 電圧によって焼き切れないように、ある程度の太さにす る必要がある。また、拡散層からなる抵抗を用いた場合 は、サージ電圧によりpn接合の降伏が生じ易く、抵抗 としての機能が低下する可能性がある。更に拡散抵抗 と、トランジスタのソース間でのアバランシェ降状によ り抵抗としての役目が損われることを防止するために、 拡散抵抗とトランジスタを分離し、かつ十分に離隔する 必要がある。したがって半導体基板表面で広い面積を取 ることが必要となる。すなわち、いずれにしてもESD (Electro Static Discharge) 対策用の素子として大き な面積が必要となり、好ましくない。

【0008】一方、電流制限用の抵抗20を用いる方法 の代わりとして、アバランシェ降伏を起こすnpn型の 寄生バイポーラトランジスタの電流増幅率を小さくして 40 電流値が熱破壊を起こさない程度に制御することも考え られる。このため、図15または図16に示すように、 ソース領域のコンタクト15 aとドレイン領域のコンタ クト156との間を所定距離、離すことにより電流増幅 率を下げることが採られる。これは、サージ電圧はドレ イン電極18bからコンタクト15bを介してドレイン 領域12bに伝わり、コンタクト15b直下のp型基板 1に抜けてアバランシェ降伏を起こすというモデルに基 づいている。 なお、 図15および図16に示す nMOS トランジスタは、各々図12および図13に示すnMO=50=び第2のドレイン領域よりも不純物濃度の低い第2導電

Sトランジスタのコンタクト15aとコンタクト15b との距離を広げた構成となっている。

【0009】このように、サージ電圧はコンタクト15 b直トのp型基板1に抜けアバランシェ降伏を起こす。 しかし従来のnMOSトランジスタにおいては、n⁺拡 散層領域12bのシート抵抗が例えば25Ω程度と低い ために、n+ 拡散層領域12bのゲート電極4により近 い部分でも基板1に抜け、アバランシェ降伏を起こす。 このため、図15または図16に示すような構造のnM OSトランジスタにおいても、熱破壊を起こさない適度 なコンタクト間の距離を取る必要がある。すなわち、コ ンタクト15b直下のp型基板1に抜けてアバランシェ 降伏を起こすというモデルに基づいて決まるコンタクト 間の距離よりも、実際には長い距離が必要となる。この ため、ESD対策用のトランジスタ素子のサイズが大き くなり、好ましくない。

【0010】本発明は上記事情を考慮してなされたもの であって、サージ電圧が印加されても素子特性が劣化す るのを可及的に防止できるとともに素子サイズが可及的 20 小さなMOSトランジスタを有する半導体装置を提供す ることを目的とする。

[0011]

【課題を解決するための手段】本発明による半導体装置 は、第1導電型の半導体基板と、この半導体基板上に形 成されたゲート電極と、前記半導体基板における前記ゲ ート電極の両側の領域のうちの一方の領域に前記ゲート 電極と近接して形成された第2導電型の第1のドレイン 領域と、前記半導体基板における前記ゲート電極の両側 の領域のうちの他方の領域に、前記ゲート電極と近接し て形成された第2導電型のソース領域と、前記一方の領 域に、前記第1のドレイン領域とは隔離されかつこの第 1のドレイン領域よりも前記ソース領域から離れて形成 された第2導電型の第2のドレイン領域と、前記第1お よび第2のドレイン領域を接続し、前記第1および第2 のドレイン領域よりも抵抗の高い第1の接続部と、前記 第2のドレイン領域に電気的に接続するように形成され たドレイン電極と、前記ソース領域と電気的に接続する ように形成されたソース電極と、を備えていることを特 徴とする。

【0012】また、前記ゲート電極直下のチャネルとな る前記半導体基板の領域と前記第1のドレイン領域との 間に、前記第1および第2ドレイン領域よりも不純物濃 度の低い第2導電型の拡散層領域が形成されていても良 11.

【0013】また、前記第1の接続部は前記第1および 第2のドレイン領域と同じ導電型でかつ不純物濃度が略 同じ拡散層領域からなり、前記第1および第2のドレイ ン領域よりも幅が狭くなるように形成しても良い。

【0014】また、前記第1の接続部は、前記第1およ

型の拡散層領域からなるように形成しても良い。

【0015】また、前記第1および第2のドレイン領域は、前記半導体基板に設けられた、前記第1および第2のドレイン領域よりも濃度の低い第2の導電型の拡散層領域によって囲まれているように構成しても良い。

【0016】また、前記ソース領域と、前記ゲート電極 直下のチャネルとなる前記半導体基板の領域との間に、 前記ソース領域よりも不純物濃度の低い第2導電型の拡 散層領域が形成されていても良い。

【0017】また、前記ソース領域は、前記ゲート電極 10 の近くに形成された第1のソース領域と、この第1のソース領域とは隔離されかつこの第1のソース領域よりも前記ドレイン領域から離れて形成された第2のソース領域とを有し、前記第1および第2のソース領域は、これら第1および第2のソース領域よりも抵抗の高い第2の接続部によって接続され、前記第2のソース領域に前記ソース電極は接続されているように構成しても良い。

【0018】また、前記第2の接続部は、前記第1および第2ソース領域と同じ導電型でかつ不純物濃度が略同 じ拡散層領域からなり、前記第1および第2のソース領 20 域よりも幅が狭いように形成することが可能である。

【0019】前記第2の接続部は、前記第1および第2 のソース領域よりも不純物濃度の低い第2導電型の拡散 層領域からなるように形成しても良い。

【0020】また、前記ソース領域は、前記半導体基板側に設けられた、前記ソース領域よりも濃度の低い第2 導電型の拡散層領域によって囲まれているように構成しても良い。

【0021】また、前記第1の接続部は、前記ゲート電極と前記ドレイン電極の間で前記ドレイン電極と近接し 30 て形成することが好ましい。

[0022]

【発明の実施の形態】本発明による半導体装置の第1の 実施の形態を図1を参照して説明する。 この第1の実施 の形態の半導体装置の平面図を図1(a)に示し、切断 線A-Aで切断した際の断面図を図1(b)に示す。こ の第1の実施の形態の半導体装置はLDD構造のnMO Sトランジスタを有している。このnMOSトランジス タは、p型基板1の素子領域に形成され、この素子領域 はp型基板1に形成された素子分離絶縁膜2によって他 40 の素子とは絶縁分離されている。この素子領域上にはゲ ート絶縁膜3を介してゲート電極4が形成されている。 【0023】そしてこのゲート電極4によって分けられ た一方の側のp型基板1の領域にソース領域となる n+ 拡散層領域12aがゲート電極4の直下のチャネルとな る領域から離れて形成されている。ソース領域12aと チャネルとなる領域との間のp型基板1の領域にはn+ 拡散層領域12aよりも低濃度のn-拡散層領域8aが 設けられている。例えばn+ 拡散層領域12aのシート

ート抵抗値は1 k Ω程度となる濃度とする。

【0024】またゲート電極4によって分けられた他方の側のp型基板1の領域には、ドレイン領域となる高濃度のn⁺ 拡散層領域12b₁,12b₂が離れて形成されている。チャネルとなる領域とn⁺ 拡散層領域12b₁ との間のp型基板1の領域にはn⁺ 拡散層領域12b₁ に接続された低濃度のn⁻ 拡散層領域8b₁が形成され、n⁺ 拡散層領域12b₂ との間のp型基板1の領域にはこれらのn⁺ 拡散層領域12b₂ との間のp型基板1の領域にはこれらのn⁺ 拡散層領域12b₂ とが形成されている。なお、このn⁻ 拡散層領域8b₂ はコンタクト15bの近傍に形成することが好ま1い。

【0025】これらの拡散層領域およびゲート電極4は層間絶縁膜17によって覆われている。そしてこの層間絶縁膜17には、ソース領域12aおよびドレイン領域12b2とのコンタクト15a、15bを取るためのコンタクト孔が設けられており、このコンタクト孔を埋め込むようにソース電極18aおよびドレイン電極18bが形成されている。

【0026】このように構成された本実施の形態の半導体装置によれば、ドレイン領域となる n+ 拡散層領域12b1,12b2が、これらのn+ 拡散層領域12b1,12b2よりもシート抵抗の高いn- 拡散層領域8b2によって分割されているとともに、このn- 拡散層領域8b2はコンタクト15bの近傍に置かれている。このため、サージ電圧がドレイン電極18bに印加されても、コンタクト15bおよび n+ 拡散層領域12b2を介して縦方向にp型基板1に抜けてアバランシェ降伏を起こす。しかし横方向には高抵抗の n- 拡散層領域8b2があるのでサージ電圧は伝わりにくく、仮にこの n- 拡散層領域8b2を経由して n+ 拡散層領域12b1に伝わってもアバランシェ降伏を起こしにくい。

【0027】したがって、コンタクト15b直下のp型基板1に抜けてアバランシェ降伏を起こすというモデルに基づいて決まるコンタクト間の距離に等しくなるように、コンタクト15aとコンタクト15bを実際に配置しても素子が破壊されることはない。これにより従来よりも素子のサイズを小さくすることができる。

【0028】次に本発明による半導体装置の第2の実施の形態を図2を参照して説明する。この第2の実施の形態の半導体装置の平面図を図2(a)に示し、切断線A-Aで切断した際の断面図を図2(b)に示す。

【0030】したがって、この第2の実施の形態においても、高抵抗のn 拡散層領域8bが、ドレイン領域となるn 拡散層領域12b1 、12b2 を分断するようにかつドレイン側のコンタクト15bの近傍に位置するように形成されているため、第1の実施の形態と同様の効果を奏することは云うまでもない。

【0031】次に本発明による半導体装置の第3の実施の形態を図3を参照して説明する。この第3の実施の形態の半導体装置の平面図を図3(a)に示し、切断線A-Aで切断した際の断面図を図3(b)に示す。

【0032】この第3の実施の形態の半導体装置は、図1に示す第1の実施の形態の半導体装置において、ソース側のn 拡散層領域8aを削除したものである。ドレイン側の構造は第1の実施の形態と同一のため、この第3の実施の形態も第1の実施の形態と同様の効果を奏することは云うまでもない。

【0033】次に本発明による半導体装置の構成を図4 に示す。図4(a)は第4の実施の形態の半導体装置の 平面図であり、図4(b)は切断線A-Aで切断した場 合の断面図である。

【0034】この第4の実施の形態の半導体装置は、図 2に示す第2の実施の形態の半導体装置において、ソース側のn-拡散層領域8aを削除したものである。

【0035】この第4の実施の形態の半導体装置のドレイン側の構造は第2の実施の形態の半導体装置と同一のため、第4の実施の形態も第2の実施の形態と同様の効果を奏することは云うまでもない。

【0036】次に、第4の実施の形態の半導体装置の製造方法を、本発明の第5の実施の形態として説明する。

【0037】本発明の第5の実施の形態の製造工程断面 30 図を図5に示す。まず、p型基板1に例えばLOCOS 法等により素子分離純緑膜2を形成し、素子分離を行う(図5(a)参照)。続いて基板全面にゲート絶縁膜3 およびゲート電極材料、例えばポリシリコンからなる膜を堆積した後、パターニングすることにより、素子領域にゲート電極4を形成する(図5(a)参照)。

【0038】次に図5(b)に示すように、ドレイン形成子定領域に開口部を有するフォトレジストからなるレジストパターン5を形成し、このレジストパターン5をマスクにして不純物をイオン注入することにより、n 拡散層領域8bを形成する(図5(b)参照)。

【0039】次に上記レジストパターン 5を除去した後、図5(c)に示すようなフォトレジストからなるレジストパターン 6を形成する。そしてこのレジストパターン 6をマスクにして不純物をイオン注入することにより、n' 拡散層領域 12a, $12b_1$, $12b_2$ を形成する(図5(c)参照)。なお、n' 拡散層領域 12 a、 $12b_1$, $12b_2$ はn' 拡散層領域 8b よりも浅いが不純物濃度が高くなるように形成される。

【0040】次に上記レジストパターン6を除去した

後、図5(d)に示すように基板全面に層間絶縁膜17を堆積し、パターニングすることにより n ' 拡散層領域12a,12b²とのコンタクトを取るための接続孔を開口する。その後、導電性の材料からなる膜を上記接続孔を埋め込むように堆積し、パターニングすることにより、ソース電極18aおよびドレイン電極18bを形成し、MOSトランジスタを完成する。

【0041】次に本発明の第6の実施の形態を図6を参照して説明する。この第6の実施の形態は半導体装置で10 あって、その平面図を図6(a)に示し、切断線A-Aで切断した際の断面図を図6(b)に示す。

【0042】この第6の実施の形態の半導体装置は、図1に示す第1の実施の形態の半導体装置において、ソース領域となるn'拡散層領域12aが、ドレイン側と同様にn 拡散層領域で分割された構成となっている。すなわち、n'拡散層領域12aは2つのn'拡散層領域12a1,12a2に分割され、これらのn'拡散層領域12a1,12a2の間にはn'拡散層領域8a1が設けられ、n'拡散層領域12a2とゲート電極4直下のチャネル領域との間にはn'拡散層領域8a2が設けられた構成となっている。そして、n'拡散層領域12a1とゲート電極18aとはコンタクト15aを介して電気的に接続されている。

【0043】この第6の実施の形態の半導体装置は、ドレイン側が第1の実施の形態と同じ構造となっているので、第1の実施の形態と同様の効果を有することは云うまでもない。

【0044】さらに、ソース側とドレイン側が同様の構造、すなわちn・拡散層をコンタクト近傍で分割し、両者を一拡散層で接続する構造なので、ドレインとソースとを逆にしてもESD対策用として使用することが可能となり、例えばトランスミッションゲートへの応用に有効である。

【0045】次に本発明の第7の実施の形態を図7を参照して説明する。この第7の実施の形態は半導体装置であって、その平面図を図7(a)に示し、切断線A-Aで切断した際の断面図を図7(b)に示す。

【0046】この第7の実施の形態の半導体装置は、図6に示す第6の実施の形態の半導体装置において、ドレ40 イン側のn'拡散層領域12bi,12b2をn 拡散層領域8bが包むような構成を有するとともにソース側のn'拡散層領域12ai,12a2をn 拡散層領域8aが包むような構成を有している。

【0047】この第7の実施の形態の半導体装置も第6の実施の形態の半導体装置と同様の効果を奏することは 云うまでもない。

【0048】次に本発明の第8の実施の形態を図8を参照して説明する。この第8の実施の形態は半導体装置であって、その平面図を図8(a)に示し、切断線A-A で切断した際の断面図を図8(b)に示す。

【0049】この第8の実施の形態の半導体装置は、図 3に示す第3の実施の形態の半導体装置において、n 拡散層領域8b2を設ける代わりにドレイン領域となる 2つのn+ 拡散層領域12b1,12b2 を、コンタク ト15bの近傍で幅の狭いn+ 拡散層領域からなる接続 部13によって連結したものである。 図8 (b) におい ては接続部13を介して連結されたn+ 拡散層領域12 b1 , 12b2 がn⁺拡散層領域12bとして表示され ている。

【0050】上記接続部13はn+拡散層領域12bよ 10 りも、幅の狭い分だけ抵抗値が高くなる。このため、ド レイン電極18bにサージ電圧が印加されても、接続部 13を通ってゲート側のn+ 拡散層領域12b1 には伝 わりにくく、上記ゲート側のn'拡散層領域12biで はアバランシェ降伏が起こるのを可及的に防止すること ができる。

【0051】これにより第8の実施の形態も第3の実施 の形態と同様の効果を奏することは云うまでもない。

【0052】次に本発明の第9の実施の形態を図9を参 照して説明する。この第9の実施の形態は半導体装置で 20 あって、その平面図を図9(a)に示し、切断線A-A で切断した断面図を図9(b)に示す。

【0053】この第9の実施の形態の半導体装置は、図 8に示す第8の実施の形態の半導体装置において、n-拡散層領域8bを n+ 拡散層領域12bを包むように形 成したものである。

【0054】この第9の実施の形態も第8の実施の形態 と同様の効果を奏することは云うまでもない。

【0055】次に本発明の第10の実施の形態を図10 を参照して説明する。この実施の形態は半導体装置であ 30 って、その平面図を図10(a)に示し、切断線A-A で切断した際の断面図を図10(b)に示す。

【0056】この第10の実施の形態の半導体装置は図 8に示す第8の実施の形態の半導体装置において、ソー ス領域12aとゲート電極4直下のチャネル領域との間 にn- 拡散層領域8 aを設けるとともに、ソース領域1 2aを互いに離隔した2つのn+拡散層領域12a1, 12 a2 で形成し、更にこれらをドレイン側と同様に幅 の狭い n+ 拡散層領域からなる接続部13 aによって連 結したものである。図10(b)においては、接続部1 40 3 aを介して連結されたn+ 拡散層領域12 a1 , 12 a2 がn+ 拡散層領域12aとして表示されている。な お図10(a)でドレイン側の接続部は符号13bが付 されている。

【0057】この第10の実施の形態の半導体装置はド レイン側が第8の実施の形態と同じ構造となっているの で、第8の実施の形態と同様の効果を奏することは云う までもない。

【0058】次に本発明による第11の実施の形態を図 11を参照して説明する。この第11の実施の形態は半 50 1 p型基板

導体装置であって、その平面図を図11(a)に示し、 切断線A Aで切断した際の断面図を図11(b)に示 す。

1.0

【0059】この第11の実施の形態の半導体装置は、 図10に示す第10の実施の形態の半導体装置におい て、ドレイン側のn 拡散層領域8bが、n 拡散層領 域12bを包むように形成され、ソース側のn-拡散層 領域8 aが n+ 拡散層領域12 aを包むように形成され る構成となっている。

【0060】この第11の実施の形態の半導体装置も第 10の半導体装置と同様の効果を奏することは云うまで もない。

【0061】なお第5の実施の形態の製造方法から分か るように、本発明の半導体装置においては、マスクLD DによるLDD構造のMOSトランジスタの構造プロセ スを利用すれば、特に工程数を増やすことなく本発明の 構造を実現することができる。このことは第4の実施の 形態の半導体装置ばかりでなく、他の実施の形態の半導 体装置についても同様である。

【0062】以上、上記実施の形態においてはnMOS トランジスタについて説明したがpMOSトランジスタ についても同様である。また、図1~図11では、n= 拡散層の長さを全て同一の長さで示したが、図中の各n 拡散層をそれぞれ異なる長さで形成しても良く、その 他本発明の主旨を逸脱しない範囲で種々変形して実施す ることができる。

[0063]

【発明の効果】以上述べたように本発明の半導体装置に よれば、サージ電圧が印加されても素子特性が劣化する のを可及的に防止できるとともに素子サイズを可及的に 小さくすることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の構成図。

【図2】本発明の第2の実施の形態の構成図。

【図3】本発明の第3の実施の形態の構成図。

【図4】本発明の第4の実施の形態の構成図。

【図5】本発明の第5の実施の形態の構成図。

【図6】本発明の第6の実施の形態の構成図。

【図7】本発明の第7の実施の形態の構成図。

【図8】本発明の第8の実施の形態の構成図。

【図9】本発明の第9の実施の形態の構成図。

【図10】本発明の第10の実施の形態の構成図。

【図11】本発明の第11の実施の形態の構成図。

【図12】従来の半導体装置の構成図。

【図13】従来の半導体装置の他の構成図。

【図14】従来の半導体装置の平面図。

【図15】従来の半導体装置の構成図。

【図16】従来の半導体装置の構成図。

【符号の説明】

12a n'拡散層領域

12b1,12b2 n'拡散層領域

12

15a, 15b コンタクト

17 層間絶縁膜

18a ソース電極

18b ドレイン電極

4 ゲート電極 5 レジストパターン 6 レジストパターン 8 a n 拡散層領域

2 素子分離絶縁膜


3 ゲート絶縁膜


8 b n 拡散層領域

(a)


【図1】


⁽12b₁ 15b







【図5】










【図2】




【図12】











【図6】





【図7】




A-A斯 面









【図9】





A-A斯面

【図10】



12a


(b)


A-A # 1

12b

p基板

【図11】





フロントページの続き

(72)発明者 瀧 場 明 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導休システム技術センター内 (72)発明者 磯 畑 良 一 神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社内